PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-035582

(43) Date of publication of application: 18.03.1977

(51)Int.CI.

H01L 29/08

H01L 21/265 H01L 29/36

(21)Application number : **50-111211**

(71)Applicant: TOSHIBA CORP

(22) Date of filing: 13.09.1975

(72)Inventor: SHIMIZU SHOICHI

YAMADA HISASHI

(54) TRANSISTOR

(57) Abstract:

PURPOSE: The impurity density peak is formed by ion injection, so that the base duration is made small as well as a transistor of high cut-off frequency can be obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office



特 許 頗(3)

(4,000円)

昭和 450.9813 日

特許庁長官 斎 藤 英 雄 殿

1. 発明の名称

トランシスク

2. 発明者 神奈川県川崎市幸区小向東芝町1番地 京京芝龍電気株式会社総合研究所内

(授办1名)

3. 特許出願人

在所 神奈川県川崎市幸区第川町 72 番地名新 (307) 東京 芝浦電気株式会社代表者 玉 置 敬 三

4. 代 理 人

住所 東京都陸区芝西久保区川町 2 番地 第17歳ピル 〒 105 電 誌 03 (502) 3 1 8 1 (大代皮) - 瓜名 (5847) 弁理士 鈴 江 武 彦 ご (14か 4 名)

5u 111211

(19) 日本国特許庁

公開特許公報

①特開昭 52-35582

④公開日昭52.(1977) 3.18

②特願昭 50-111211

②出願日 昭和 (19747 9.13

審査請求 未請求

(全7頁)

庁内整理番号

7514 57 6513 57

52日本分類 99はE2 99はH0

50 9. 73

1 Int.Cl²: Holl 29/08 Holl 21/265 Holl 29/36

.

1. 発明の名称

トランジスタ

2. 特許請求の範囲

ブレーナ構造を有し、ペース層をイオン注入 法により基板表面より内部に不純物機度のピー クを持つように形成してなることを特徴とする トランツスタっ

.8.発明の详細な説明

との発明はプレーナ構造を有するトランジスタに関する。

従来のモノリンツクICにおけるトランジスタは一般に n p n 型であつて、 オ1図のような津電になつている。 1 は P 型 S1 基板、 2 は n⁺ 型組込み層、 3 は n 型コレクタ層(エピタキシャル成長層)、 4 は P 型ペース層(拡散層)、 5 は p ⁺ 型分替層(拡散層)、 7 はエミッタ層 8 と同時に作られるコンダクト用の n ⁺ 層、 8 a · 8 b · 8 c はそれぞれエミッタ、ペース、コレクタ環循、

9 は酸化膜(SiO₂) である。 とのようなトラン シスタの A - A'になける不純物濃度プロファイ ルはオ 2 図のようになつでいる。図のwがペー ス幅を示している。

ところで、このようなトランジスタ構造は広く用いられてはいるが、未だ解決すべき問題点がいくつかある。即ち、①エピタキシャルウェハを用いるためコスト高にたる。②ICの場合、P+ 型分離層を拡散する必要があり、 ウェ 密度 化が阻 きれる、③同じく ICの場合が大き合いの分離層で削いて抵抗を形成である。 スポース が、 の記録が難しい、 3 である。 この発明は上記した点に鑑みてまった。

マ で、 製造工程が簡単で、かつ低コスト、 高性能 つ のトランジスタを提供しようとするものである。 助ち、この発明はプレーナ構造を有するトラ

ンジスタにおいて、ペース層をイオン注入法に より基板表面より内部に不純物濃度のピークを

- 1 -

特別 6752--- 3 5 5 8 2 (2)

5.20

 成長門を利用する均合には、その不納物。 を発力のようのではど均一にできる。 そのコレクタ層に不純物拡散を行つべし 反応層を形成してペース層を多、更にそののは ののででは、ないででであるででである。 ででででいる。 ででででいる。 ででででいる。 ででででいる。 ででででいる。 でででいる。 でででいる。 でででいる。 でででいる。 でででいる。 でででいる。 でででいる。 ででいる。 でいる。 ででいる。 ででい。 ででいる。

この発明では、ベース門はイオン注入法により内部に不納物設度のピークを持つように形成するので、その表面不純物設度が高くならず、従つてエミッタ反び門を容易に得ることができる。即ち、コレクタ門としてエピタキシャル成長門を用いる必要がなく、通常の不純物拡散門を用いるととができるので、コスト低下につな

組込み層22を設けてP型エピタキシャル放送 層23を形成したウエハを作り(4)、これに不納 物瓜散を行つてか型分離層24を形成して、 互いに分離されたP型エピタキシャル成長層 23 m, 23 b … を得る(b)。そして、一方のエ ピタキシャル成長暦231には、これをコレク タ盾として、n型ペース層25、p⁺型エミツタ 層26を個次不純物拡散により形成して pap ト ランジスタを作る。また他方のエピタキシヤル 成長層23 6 亿 は、上記実施例と同様化、 n 型 コレクタ増21、 p⁺ 型ペース取出し層 28を順 次不純物拡散により形成し、更に、イオン住入 法によるP型ペース層29、不純物拡散による n⁺型エミッタ層30を魔次形成して、 npn ト ランジスタを作る(e)。たむ、 pap トランジスタ 側のペース層25、エミッタ層26はそれぞれ BDBドランジスタ鋼のコレクタ潜えて、ペース 取出し着88と同一工稿を用いることができ **3** a

従来のモノリシックICで apa トランジスタ

32bの拡散、p⁺層32a,33b,33cの拡散といか⁺層34a,34b,34cの拡散と、p層35a,35b,35cのイオン注入工程により構成した例を示している。との構成ではやはりでLとnpnトランジスタを分離するための分離増を拡散形成する必要がなく、高集者化が可能であり、またマスク工程も従来より少なくて済む。

オの図はとの発明をLEC(Low Emitter Control)トランジスタに通用した別である。 LECトランジスタは正ミツタ層のペース層に隣接する部分を低不純物濃度とすることにより遮断周波を各く又、低難音化をはかつたるので、これはエピタキシャルウェへを用いて浸度ピークを持たせることにより、公路を1まをしている。即ち、n⁺型 Si 基板 4 1 に n 型 M イ 2 たエピタキシャル 成長させた ウェハを用い、これに p⁺型ペース取出し層 4 3 を拡散形成し、P 型ペース層 4 4 を イオン 生入 法により 形成し、

特別の 35582 (3)と pap トランシスタを作る場合、通常は pap トランシスタを作造としていた。とれは、要金工程が単純であるという理由の他に、前述したようにコレクタ、ベース、エミッタを反転を全て不純物拡散で行かうと、エミッタを反転を出ていた。そして、ラテラル構造を用いるため高速動作ができないというのように、コpap トランジスタと共に被型構造とすることが容易で、高速動作が可能なものが得られる。

オッツは、1°L(Integrated Injection Longic)と他の来子を同一チップに集積した例である。1°Lは伝播是砥時間が非常に短いロジックとして最近注目されているもので、その等価回路はオ8図に示すように、apaトランジスタとpnpトランジスタの組合せがらなる。オッ図では、p型81 茶板31を用い、1°L とapaトランジスタを、8回の拡散工程、即ちa 暦 32a。

a+ 選エミッタ層 4 8 を拡散形成することにより 得られる。 オ 1 0 図はオ 9 図の C - C/における 不純物濃度プロファイルであり、ペース層 4 4 をイオン注入で形成しているため、エミッタ領 域のペース層 4 4 に隣接する部分にコレクタ層 4 2 と等しい低不純物濃度領域が得られること がわかる。

なか、エピタキシャルウエハを用いず、コレクタ暦を不純物拡散により形成し、またペース 取出し暦として高不純物濃度層を設けると、コレクター基板間かよびペースーコレクタ間の 匠が従来のものに比べて低下する。しかし、これは例えばオ11 辺に示すように各級合部に及 団からエッチングして郷をつけることにより容 易に防止される。

その他、この発明はその趣旨を逸疑しない範囲で種々変形実施できることはいうまでもない。 4. 23 面の簡単な説明

オー図は従来のエピタキシャルプレーナ型 apaトランジスタの構造を示す凶、オ2図はそ 1 1 ··· P型 Si 基板 1 2


13 ··· p * 数ペース取出し層


ı 4 … P 型ペース層

16m・エミツタ属価、18mペース電標


ı 6 e ··· コレクタ電板 ı 7 ··· 酸化膜


出願人代母人 弁理士 鈐 江 武 彦







-455-










井 // 図



5. 添付書類の目録

(1) 委任状 (2) 明 細 書 (3) 図 面 (4) 願 鷗本

6. 前記以外の発明者、特許出願人または代理人

(1) 発明者

神奈川県川崎市幸区小向東芝町1番地 東京芝浦電気株式会社総合研究所内 Œ

(2)代理人

住所 東京都港区芝西久保桜川町 2 番地 第17森 500

氏名 (5743) 弁理士 三

氏名 (6694) 弁理士 小

氏名 (6881) 弁理士 坪

氏名 (7043) 弁理士 河 井